Collect
Navigate：三星电子宣布2027年量产1.4纳米芯片
韩联社旧金山10月3日电，三星电子3日宣布于2027年量产1.4纳米工艺的芯片。
三星电子当天在美国加州硅谷举办“三星晶圆代工论坛&SAFE论坛”并公布涵盖上述内容的晶圆业务路线图和新技术。在时隔三年线下举行的这场论坛上，三星首次公布1.4纳米芯片量产计划。三星与行业领头羊台积电的纳米制程竞争将进一步加剧。台积电的3纳米制程已经投入量产，并先后着手研发2纳米、1.4纳米制程。
三星电子主管晶圆代工业务的社长崔时荣表示，将基于下一代晶体管结构全环绕栅极(GAA)技术不断创新工艺，计划2025年引进2纳米芯片制造工艺，2027年引进1.4纳米工艺。三星今年6月率先实现3纳米制程量产，此前已提出2纳米制程量产计划。
另外，三星电子还提出到2027年将除手机等移动产品之外的产品销售份额提高至50%以上的目标。
1nm芯片是什么概念，它有多厉害？
从目前的芯片制程技术上来看，1nm（纳米）确实将近达到了极限，为什么这么说呢？芯片是以硅为主要材料而制造出来的，硅原子的直径约0.23纳米，再加上原子与原子之间会有间隙，每个晶胞的直径约0.54纳米（晶胞为构成晶体的最基本几何单元）！1纳米只有约2个晶胞大小。
1纳米单位到底有多小？
纳米也属于长度单位，可能很多人不了解它到底有多小？毫米（mm）、厘米（cm）、米（m）大家都比较熟悉，10mm=1cm，100cm=1m，1mm=1/1000m。单位长度由大到小排列依次为：米（m）、分米（dm）、厘米（cm）、毫米（mm）、微米（μm）、纳米（nm），1m=1000mm，1mm=1000μm，1μm=1000nm，即1nm=10^-9m，相当于1米平均分成10亿份！每一份为1nm。
由于纳米的特殊性，也演变出了纳米技术，芯片技术也属于纳米技术的范畴。
纳米技术也称豪微米技术，是研究尺寸在1纳米至100纳米范围内的材料应用技术，而这个尺寸范围基本是原子、分子、超分子级别的，因此又被称为分子纳米技术。
纳米技术主要分为三大类：
纳米机器人，把机器人做到微小化，达到纳米的级别，机器人可以任意组合分子，就像搭积木一样。这种概念的纳米技术还未取得重大进展。
纳米加工技术，主要应用在半导体制造领域，技术已经成熟，目前已经量产了5nm工艺的芯片，典型代表有：台积电技术的苹果A14、麒麟9000，三星技术的骁龙888。
生物纳米技术，是从生物学的角度出发而提出的。在细胞和生物膜内就存在纳米级的结构。而这种技术，可以促进DNA分子计算机、细胞生物计算机的开发，形成纳米生物技术。
随着技术的发展，纳米技术的应用会越来越广泛，芯片制造工艺也会越来越精细。纳米科学技术也会引领新的科学技术，如：纳米化学、纳米电子学、纳米物理学、纳米生物学等。
制程（纳米）在芯片中究竟是怎么回事？
芯片又称集成电路，是美国仙童公司Robert Noyce与德州仪器基尔比发明的，最开始的芯片是把晶体管、电阻、电阻等集成在一个很小的平板上，然后用很细的线把这些元器件连接起来，实现了最简单的芯片功能。
随着芯片技术不断地发展，现在的芯片已经可以集成上百亿的晶体管，实现超级计算功能。而制造工艺也达到了5nm制程。
很多网友认为这个工艺制程5nm是晶体管长度，其实并非如此。那么这5nm制程究竟是指的芯片的哪个部位呢？
在晶体管结构中，电流从Source（源极）流入Drain（漏级），Gate（栅极）相当于闸门，主要负责控制两端源极和漏级的通断。而栅极的最小宽度（栅长），就是这个工艺制程5nm。
那么如何才能把更多的晶体管放到有限的芯片中呢？
那就是缩小芯片中的栅极。而栅极宽度越小，意味着闸门通道越小，那么单位面积所容纳的晶体管就会越多，芯片性能也就越强，芯片也就越先进。
我们以5nm为例，工艺制程指的是芯片栅极宽度，这个宽度是5nm。缩小晶体管的目的主要有两点：一是，减少耗电量，从而达到降低芯片能耗的目的；二是，增加晶体管数量，从而达到增强芯片性能的目的。
那么要缩小芯片哪一部分，才能达到这样的效果呢？答案仍然是栅极。
栅极：当晶体管工作时候，电流从漏极流向源极，但是受到一道阀门的控制，这道闸门就是栅极。而我们常说的7nm、5nm就是这道闸门的宽度，也就是栅极的宽度。通过缩小栅极宽度，从而达到降低芯片能耗、增强芯片性能。
因此，我们常说的7nm、5nm指的并不是晶体管的长度、宽度，而是说的栅极宽度。
芯片制造商为了升级芯片性能，也就把栅极宽度做的越窄，也就是纳米级别越小，芯片性能越先进。
纳米越小，芯片越先进吗?
纳米越小，芯片越先进吗？的确是
首先我们从理论上来分析：
缩小工艺制程有哪些好处呢？
1、降低能耗
缩小工艺制程后，晶体管之间的通道变窄，晶体管之间的电容也会变低，从而提升开关的频率。而晶体管开关消耗的电量与电容成正比，因此，电容降低后，开关速度更快、也更省电。
此外，工艺更精细的芯片，需要更低的开关电压，也能降低部分能耗。
2、节约材料
芯片向着更小的工艺尺寸进发，会导致组件更小，一片晶圆切割出来的芯片就会更多，进而节约材料，达到降低成本的目的。
但是，当芯片工艺达到一定程度后，尤其是进入7nm工艺后，高昂的设备成本、精细化制造、无尘化工厂等反而吞噬了晶圆切割出来的更多晶片。
3、满足轻薄设备的需求
缩小工艺尺寸还有一个好处，就是可以在不变大芯片的尺寸前提下，提高芯片能性能，以达到提高手机、电脑性能的目的。
同时高性能，小尺寸的芯片也有助于制造轻薄设备，使设备向轻薄型、微小型进军。
我们再用实例来对比：
1、麒麟970采用台积电10nm工艺制程，核心数量12，有55亿晶体管。
CPU：8核CPU，4个2.4GHz Cortex-A73核心+4个1.8GHz Cortex-A53核心；
GPU：12核，Mali-G72架构；
2、麒麟990采用台积电7nm工艺制程，核心数量16，有103亿晶体管，晶体管数量增加48亿个，约87%，较上一代芯片性能提升33%，能耗降低50%。
CPU：8核CPU，2个2.86GHz Cortex-A76核心+2个2.36GHz Cortex-A76核心+4个1.95GHz Cortex-A55核心；
GPU：12核，Mali-G76架构；
NPU：:自研的达芬奇架构NPU，双大核 NPU +微核 NPU。
3、麒麟9000采用台积电5nm工艺制程，有194亿晶体管，晶体管数量增加91亿个，约88%，较上一代芯片性能提升50%,功耗降低30%。
CPU：8核CPU，2个3.13GHz Cortex-A76核心+2个2.54GHz Cortex-A76核心+4个2.05GHz Cortex-A55核心；
GPU：24核，Mali-G76架构；
NPU：:双大核 NPU +微核 NPU。
通过对比，我们可以看出工艺制程越小，芯片越先进。晶体管数量更多、CPU性能更高、核心数也越多、最终提高了芯片的整体性能。
芯片制程越小越先进，那么芯片制程的极限是多少纳米？
首先来了解一下摩尔定律
摩尔定律：由英特尔创始人之一戈登摩尔提出，指的是当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。这一定律揭示了信息技术进步的速度。
摩尔定律对芯片制造业影响深远，在几十年的发展过程中，芯片开发商一直按照这个定律在逐步迭代芯片，从10微米到1微米，再到90纳米，随后进入65纳米、45纳米、32纳米，到现在的量产5nm。芯片不断地迭代，那么究竟多少纳米，才是芯片制程的极限，才是芯片制造的天空呢？
曾经一度认为7nm是芯片的物理极限
7nm之所以被认为是芯片物理极限，是因为，当制程低于7nm时，晶体管非常集中，而且距离非常近，栅极的厚度也接近极限，因此容易产生量子隧穿效应，漏电率会大幅增加，如果无法控制漏电率，那么制造工艺将止步于此。
芯片制造过程中，光刻机所发出的极紫外光会存在衍射现象，导致光刻栅长并不十分均匀，同时，在制造过程中，离子注入、蚀刻、等离子冲洗、热处理等步骤，也会导致实际栅长不均匀。
因此，由于栅长不均匀的问题，就导致行业普遍认为7nm工艺就是芯片的物理极限。
7nm、5nm技术逐渐攻破
2019年8月，三星发布旗舰芯片Exynos 9825，标志着7nmEUV技术的成功。一个月后，苹果发布新机型，搭载的芯片采用了台积电7nm EUV技术。
2020年10月，苹果发布iPhone 12搭载了A14处理器，华为发布了Mate40搭载了麒麟9000处理器。这两款处理器均采用了5nm EUV技术。
也就是传统的硅材料，能够量产7nm、5nm制程的芯片。
各大厂商开始进军3nm、2nm工艺
2020年8月25日开幕的在台积电第26届技术研讨会上，台积电公布了更先进的3nm、4nm工艺，此外，台积电还正式宣布建设新的研发中心，预计将投入8000多名工程师的人力到一条先进工艺生产线上，着力攻克2nm工艺。
三星也宣布了3nm的芯片，采用GAAFET晶体管技术，芯片流片成功，接下来真正进入量产阶段了，不再是PPT，而是实实在在的芯片技术了。
而最近台积电又与台大、麻省理工合作，研究用二维材料结合，达到极低电阻，接近量子极限，最终挑战1nm工艺制程。
可以看出，台积电、三星这些大厂，通过改良技术，采用新材料，估计最终把硅基材料的芯片的工艺做到1nm。
只有采用新材料才能突破摩尔定律
很多时候，技术的突破都是由材料的突破开始的。钢铁的诞生，促进了人类工业的快速发展；砷化镓（GaAs）的诞生，极大的促进了LED屏的发展；提纯硅的诞生，极大的促进了芯片技术的发展。
而同样，芯片工艺再突破，需要进行一场材料革命。借助新材料技术，突破摩尔定律是未来可行的方法。而且，部分大厂和研究机构已经开始研究了，并且取得了部分进展。
中国领先碳纳米管技术
2017年北京大学电子系教授兼中科院院士彭练矛团队成了碳纳米管，首次在实验上显示出碳纳米管器件和集成电路较传统技术的性能优势，2020年5月碳基芯片研究工作取得重大进展，并在国际顶级科学期刊《科学》上发表了成果。
碳纳米管具有多方面优势：
综合性能10倍领先于同时期性能最优的硅基晶体管；其工作速度3倍于英特尔最先进的14nm商用硅材料晶体管，能耗只有硅晶体管四分之一。
碳纳米管的成本低，而且尺寸小，只有1-3nm，更适合做小尺寸芯片，且强度高于钢铁，并具有弹性，可以做折叠芯片，也可以制作透明芯片等。
碳基芯片也有它的不足之处：
首先制作工艺落后硅基芯片，制程上远不如硅基芯片，制作工艺难度更大，碳纳米管需要提纯到99.9999%才可以制作芯片，而目前试剂公司只能提纯到99.99%。
除了碳纳米管外，氮化镓和碳化硅、二硫化钼、硅烯也被称为下一代芯片材料。
GaN、SiC（氮化镓和碳化硅），这两种新型材料已经在芯片领域开始应用了，并且具有宽禁带、高热导率、高击穿电场、高抗辐射能力等特点；
二硫化钼（MoS2），二硫化钼已经在实验室中诞生了，而且1纳米工艺制程中表现不俗；
硅烯，硅和碳具有相似的化学性质，研究人员推测硅原子也可以像石墨烯那样，原子呈蜂窝状排列，形成硅烯这种物质。与石墨烯的重要不同在于，硅烯拥有可以实现逻辑电路所必要的能隙，但是硅烯最大的缺点就是不稳定，而且保存时间也短。
未来芯片能否突破1nm工艺制程，进入全新赛道，必须依靠新材料技术，如：碳纳米管、氮化镓和碳化硅、二硫化钼、硅烯。
芯片单位纳米，并非是晶体管长度，而是晶体管中的栅极宽度。
无论是理论上，还是实际情况，芯片工艺制程越小，芯片越先进，性能越好。
常用的硅基芯片极限工艺制程是1nm—3nm，如果要突破这个极限，即必须要采用新材料，例如：碳纳米管、氮化镓和碳化硅、二硫化钼、硅烯。
▲ 注：文章整理转载于网络，仅供参考学习，版权归原作者所有，如涉及侵权，请联系小编删除。
Pre：温度传感器的应用场景 2025-09-29
Next：美国欲限制对中国存储芯片生产设备出口，三星、海力士传不受政策限制 2025-09-29
