Collect
Navigate：浅谈先进封装技术，什么是先进封装？
封装是指将生产加工后的晶圆进行切割、焊线塑封，使电路与外部器件实现连接，并为半导体产品提供机械保护，使其免受物理、化学等环境因素损失的工艺。
随着半导体先进制程不断往7nm/5nm，甚至以下迈进，晶片设计与制造工艺微缩的难度、成本与开发时间均呈现跳跃式的增长。
面对此难题，晶片业者试图透过先进封装来达到晶片间的高密度互联，以实现以更低成本提供同等级效能表现。
先进封装采用了先进的设计思路和先进的集成工艺，对芯片进行封装级重构，并且能有效提升系统高功能密度的封装技术。
先进封装工艺包括倒装焊(FlipChip)、晶圆级封装(WLP)、2.5D封装（Interposer） 、3D封装 (TSV)、Chiplet等。
随着半导体制程节点的持续演进，短沟道效应以及量子隧穿效应带来的发热、漏电等问题愈发严重，追求经济效能的摩尔定律日趋放缓。
在此背景下，产业开始思考将不同工艺的模块化芯片。
Chiplet又称芯粒或小芯片，是先进封装技术的代表，将复杂芯片拆解成一组具有单独功能的小芯片单元 die（裸片），通过 die-to-die 将模块芯片和底层基础芯片封装组合在一起。
Chiplet 实现原理与搭积木相仿，从设计时就按照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的工艺制程进行制造，再将这些模块化的裸片互联起来，通过先进封装技术，将不同功能、不同工艺制造的Chiplet封装成一个系统芯片，以实现一种新形式的 IP 复用。
Chiplet 的概念源于 Marvell 创始人周秀文博士在 ISSCC 2015 上提出的 Mochi（Modular Chip，模块化芯片）架构，伴随着 AMD 第一个将小芯片架构引入其最初的 Epyc 处理器 Naples，Chiplet 技术快速发展。
通过Chiplet技术，使用10nm工艺制造出来的芯片，完全也可以达到7nm芯片的集成度，但是研发投入和一次性生产投入则比7nm芯片的投入要少的多，新的连接形式在其生产过程中带动设备需求。
Chiplet模式具备开发周期短、设计灵活性强、设计成本低和良率高等优点。可将不同工艺节点、材质、功能、供应商的具有特定功能的商业化裸片集中封装。
其作用主要包括：降低单片晶圆集成工艺良率风险，达到成本可控，有设计弹性，可实现芯片定制化；Chiplet将大尺寸的多核心的设计，分散到较小的小芯片，更能满足现今高效能运算处理器的需求；弹性的设计方式不仅提升灵活性，且可实现包括模块组装、芯片网络、异构系统与元件集成四个方面的功能。
先进封装10个常见基本术语介绍
2.5D封装
2.5D封装是传统2D IC封装技术的进展，可实现更精细的线路与空间利用。在2.5D封装中，裸晶堆栈或并排放置在具有硅通孔(TSV)的中介层（interposer）顶部。其底座，即中介层，可提供芯片之间的连接性。2.5D封装通常用于高端ASIC、FPGA、GPU和内存立方体。2008年，赛灵思（Xilinx）将其大型FPGA划分为四个良率更高的较小芯片，并将这些芯片连接到硅中介层。2.5D封装由此诞生，并最终广泛用于高带宽内存(HBM)处理器整合。
3D封装
在3D IC封装中，逻辑裸晶堆栈在一起或与储存裸晶堆栈在一起，无需建构大型的系统单芯片（SoC）。裸晶之间透过主动中介层连接，2.5D IC封装是利用导电凸块或TSV将组件堆栈在中介层上，3D IC封装则将多层硅晶圆与采用TSV的组件连接在一起。TSV技术是2.5D和3D IC封装中的关键使能技术，半导体产业一直使用HBM技术生产3D IC封装的DRAM芯片。
Chiplet
芯片库中有一系列模块化芯片可以采用裸晶到裸晶互连技术整合到封装中。Chiplet是3D IC封装的另一种形式，可以实现CMOS组件与非CMOS组件的异质整合（Heterogeneous integration）。换句话说，它们是较小型的SoC，也叫做chiplet，而不是封装中的大型SoC。将大型SoC分解为较小的小芯片，与单颗裸晶相比具有更高的良率和更低的成本。Chiplet使设计人员可以充分利用各种IP，而不用考虑采用何种工艺节点，以及采用何种技术制造。他们可以采用多种材料，包括硅、玻璃和层压板来制造芯片。
扇出（Fan Out）封装
在扇出封装中，“连结”（connection）被扇出芯片表面，从而提供更多的外部I/O。它使用环氧树脂成型材料（EMC）完全嵌入裸晶，不需要诸如晶圆凸块、上助焊剂、倒装芯片、清洁、底部喷洒充胶和固化等工艺流程，因此也无需中介层，使异质整合变得更加简单。与其他封装类型相比，扇出技术提供了具有更多 I/O 的小尺寸封装。2016 年，它使 Apple 能够使用台积电的封装技术将其 16 纳米应用处理器与移动 DRAM 集成到 iPhone 7 的一个封装中，从而成为技术明星。
扇出晶圆级封装（FOWLP）
FOWLP技术是针对晶圆级封装（WLP）的改进，可以为硅芯片提供更多外部连接。它将芯片嵌入环氧树脂成型材料中，然后在晶圆表面建构高密度重分布层(RDL)并施加焊锡球，形成重构晶圆（reconstituted wafer）。它通常先将经过处理的晶圆切成单颗裸晶，然后将裸晶分散放置在载体结构（carrier structure）上，并填充间隙以形成重构晶圆。FOWLP在封装和应用电路板之间提供了大量连接，而且由于基板比裸晶要大，裸晶的间距实际上更宽松。
异质整合
将分开制造的不同组件整合到更高级别的组件中，可以增强功能并改进工作特性，因此半导体组件制造商能够将采用不同工艺流程的功能组件组合到一个组件中。异质整合类似于系统级封装（SiP），但它并不是将多颗裸晶整合在单个基板上，而是将多个IP以Chiplet的形式整合在单个基板上。异质整合的基本思想是将多个具有不同功能的组件组合在同一个封装中。
HBM
HBM是一种标准化的堆栈储存技术，可为堆栈内部，以及内存与逻辑组件之间的数据提供高带宽信道。HBM封装将内存裸晶堆栈起来，并透过TSV将它们连接在一起，从而创建更多的I/O和带宽。HBM是一种JEDEC标准，它在封装内垂直整合了多层DRAM组件，封装内还有应用处理器、GPU和SoC。HBM主要以2.5D封装的形式实现，用于高端服务器和网络芯片。现在发布的HBM2版本解决了初始HBM版本中的容量和时钟速率限制问题。
中介层
中介层是封装中多芯片裸晶或电路板传递电信号的管道，是插口或接头之间的电接口，可以将信号传播更远，也可以连接到板子上的其他插口。中介层可以由硅和有机材料制成，充当多颗裸晶和电路板之间的桥梁。硅中介层是一种经过验证的技术，具有较高的细间距I/O密度和TSV形成能力，在2.5D和3D IC芯片封装中扮演着关键角色。
重分布层
重分布层包含铜连接线或走线，用于实现封装各个部分之间的电气连接。它是金属或高分子介电材料层，裸晶可以堆栈在封装中，从而缩小大芯片组的I/O间距。重分布层已成为2.5D和3D封装解决方案中不可或缺的一部分，使其上的芯片可以利用中介层相互进行通讯。
TSV
TSV是2.5D和3D封装解决方案的关键实现技术，是在晶圆中填充铜，提供贯通硅晶圆裸晶的垂直互连。它贯穿整个芯片以提供电气连接，形成从芯片一侧到另一侧的最短路径。从晶圆的正面将通孔或孔洞蚀刻到一定深度，然后将其绝缘，并沉积导电材料（通常为铜）进行填充。芯片制造完成后，从晶圆的背面将其减薄，以暴露通孔和沉积在晶圆背面的金属，从而完成TSV互连。
▲ 注：文章及图片整理转载于网络，仅供参考学习，版权归原作者所有，如涉及侵权，请联系小编删除。
Pre：什么是储能逆变器？储能逆变器和光伏逆变器的区别是什么？ 2025-09-30
Next：以色列，鲜为人知的芯片王国 2025-09-30
