收藏本站
当前位置：SEMI日本总裁称先进封装应统一，台积电、三星、Intel三巨头谁会答应？
SEMI日本办事处总裁Jim Hamajima近日呼吁业界尽早统一封测技术标准，尤其是先进封装领域。
他认为，当前台积电、三星和Intel等芯片巨头各自为战，使用不同的封装标准，这不仅影响了生产效率，也可能对行业利润水平造成影响。
目前仅台积电、三星和Intel三家公司在先进制程芯片制造领域竞争，同时随着芯片朝着高集成度、小特征尺寸和高I/O方向发展，对封装技术提出了更高的要求。
目前，先进封装技术以倒装芯片（Flip-Chip）为主，3D堆叠和嵌入式基板封装（ED）的增长速度也非常快。
HBM内存作为先进封装应用的典型，通过逻辑芯片和多层DRAM堆叠实现高速数据传输，已成为AI训练芯片的首选。
台积电在先进封装技术商业化方面起步较早，市场影响力最大，其CoWoS封装技术已被广泛应用于HBM内存，此外，台积电还在开发新的封装技术，如FOPLP，进一步巩固其市场地位。
面对台积电的强势，三星和Intel也在积极投入新一代先进封装技术的开发，三星的I-Cube和X-Cube封装技术，以及Intel的EMIB技术，都在努力追赶台积电的步伐。
然而，统一封装标准并非易事。一方面，各芯片巨头都有自己的技术优势和市场策略；另一方面，封装技术的快速发展也意味着标准需要不断更新。
延伸阅读：
什么是先进封装？
半导体封装是半导体制造工艺的后道工序，是指将通过测试的晶圆加工得到独立芯片的过程，即将制作好的半导体器件放入具有支持、保护的塑料、陶瓷或金属外壳中，并与外界驱动电路及其他电子元器件相连的过程。
其中传统封装是以引线框架型封装为主，芯片与引线框架通过焊线连接，引线框架的接脚连接PCB，主要包括DIP、SOP、QFP、QFN等封装形式，传统封装的功能主要在于芯片保护、尺度放大、电气连接三项功能。
先进封装也称为高密度封装，采用先进的设计和工艺对芯片进行封装级重构，并有效提升系统性能。相较于传统封装，先进封装具有引脚数量增加、芯片系统更小型化且系统集成度更高等特点。
先进封装技术的发展主要朝上游晶圆制程和下游模组两个方向。第一个是向上游晶圆制程领域发展，该方向发展的技术即晶圆级封装，通过晶圆重构工艺在晶圆上完成重布线，并通过晶圆凸点工艺形成与外部互联的金属凸点以进行封装，该技术的特点是可以在更小的封装面积下容纳更多的引脚。第二个是向下游模组领域拓展，即发展系统级封装技术，将以前分散贴装在PCB板上的多种功能芯片，包括处理器、存储器等功能芯片以及电容、电阻等元器件集成为一颗芯片，压缩模块体积、缩短电气连接距离，提升芯片系统整体功能性和灵活性。
先进封装与传统封装的主要区别资料来源：Cary Stubbles《Design Guidelines for Cypress Ball Grid Array(BGA) Packaged Devices》
目前先进封装的四要素是Bump、RDL、Wafer和TSV，具备四要素中任意一种技术即为先进封装。
1、Bump（金属凸点）技术，普遍应用于Flip-Chip（倒装焊）技术中，处于晶圆之间互联的位置，起着电气互联和应力缓冲的作用，其发展趋势是使金属凸点越来越小，直至发展为HybridBonding（混合键合）技术，该技术制造的电介质表面光滑、没有凸点，且具有更高的集成密度。
2、RDL（重布线层）技术，用于X与Y平面电气延伸和互联，适用于为I/O端口进行宽松排布，广泛应用于WLP（晶圆级封装）技术和2.5D/3D技术中，但不适用于Flip-Chip技术。
3、Wafer（晶圆）技术，可以用作芯片的基底和WLP封装的载体，也可以与硅基板一同实现2.5D集成，技术发展趋势是使Wafer面积逐渐增大。
4、TSV（硅通孔）技术，用于Z轴电气互联，是实现多维立体结构封装的关键技术。
为什么要推行先进封装？
受物理极限和成本制约，摩尔定律逐步失效。
摩尔定律是指随着技术演进，芯片上容纳的晶体管数量会呈指数级增长，每1.5-2年翻一倍，同时带来芯片性能提升一倍或成本下降一半的效应。在半导体制造中，工艺制程持续微缩导致晶体管密度逼近极限，同时存在短道沟效应导致的漏电、发热和功耗严重问题。因此芯片上容纳的晶体管数量不断增加，单位数量晶体管的成本下降幅度却在持续降低。
此背景下，封装在半导体技术中的重要性逐步提高。
根据国际集成电路技术发展路线图预测，未来半导体技术的发展将集中于三个方向：
1、继续遵循摩尔定律缩小晶体管特征尺寸，以继续提升电路性能、降低功耗，即More Moore。
2、向多类型方向发展，拓展摩尔定律，即More Than Moore。
3、整合Systemon Chip（SoC，系统级芯片）与Systemin Package（SiP，系统级封装），构建高价值集成系统。
在后两个发展方向中，封装技术的重要性都大幅增强。先进封装是在不要求提升芯片制程的情况下，实现芯片的高密度集成、体积的微型化，并降低成本，符合高端芯片向尺寸更小、性能更高、功耗更低演进的趋势。
传统封装的功能主要在于芯片保护、电气连接，先进封装在此基础上增加了提升功能密度、缩短互联长度、进行系统重构的三项新功能。在后摩尔时代，人们开始由先前的“如何把芯片变得更小”转变为“如何把芯片封得更小”，先进封装成为半导体行业发展重点。
市场潜力有多大？
当前从全球角度来看，先进封装渗透率在快速提升通道内。
市场规模方面，据Yole和集微咨询数据，2017年以来全球封测市场规模稳健增长，2022年达到815亿美元。Yole预计总体市场规模将保持增长态势，2026年达到961亿美元。
先进封装则有望展现高于封测市场整体的增长水平。据Yole预计，2019-2025年，全球整体封装市场规模年均复合增速4%，先进封装市场规模则达到7%的年均复合增速，并在2025年占据整体封装市场的49.4%。
国内市场角度而言，先进封装拥有更为亮眼的增速。
2021年中国封测产业市场规模为2763亿元，同比增长10.1%。2017-2021年，中国大陆封测产业市场规模CAGR为9.9%，增速高于全球。根据Frost&Sullivan数据，2020年中国大陆封装市场规模2509.5亿元，其中先进封装市场规模351.3亿元，占大陆封装市场规模的比例约14%，相较于全球先进封装占封装44.9%的比例低出不少。
随着中国大陆半导体产业发展，尤其是先进制程比例的提高，先进封装渗透率有望加速提高。根据Frost&Sullivan预测，2021-2025年，中国先进封装市场规模复合增速达到29.9%，预计2025年中国先进封装市场规模为1137亿元，占中国大陆封装市场的比例将达到32.0%。
目前看来，半导体设备受益已经具备较高的确定性。
随着先进封装的发展，在传统封装工艺的基础上也会有所改进，首先是在先进封装工艺中，芯片堆叠的层数增加，为了保持芯片体积较小，对减薄设备的精度提出更高要求。同时在Chiplet设计中，制造小芯片需要更多的的切割和贴合，使得划片机、贴片机的需求数量和精度要求都有所提升。加上Chiplet技术中每个裸片都需要进行测试，且将小芯片集成后还需要进行系统性的测试，因而亦增加了测试设备的需求。
除了传统封装设备，还需要使用晶圆制造前道工艺的设备。先进封装使用的设备与晶圆制造的前道工艺开始有所重叠，而不只是传统封装所需要的减薄机、划片机、贴片机等，刺激设备需求应封装技术发展而增长。
在RDL、Bumping、TSV等互连技术中，均需要使用涂胶机、光刻机等设备；TSV技术需要钻孔，还增加了刻蚀机的需求。此外对传统封装设备中的减薄机、划片机也需要进行一定改进，比如将设备进一步设计为带凸点晶圆减薄机、带凸点晶圆划片机等，同时对厚度、划切道宽度等均提出了更高的精度要求。
▲ 注：文章及图片整理转载于网络，仅供参考学习，版权归原作者所有，如涉及侵权，请联系小编删除。
上一篇：揭秘无人机背后的神秘传感器：全方位传感器阵列探索 2025-07-12
下一篇：传感器融合：如何让自动驾驶“看”得更清楚？ 2025-07-12
