收藏本站
当前位置：场效应晶体管（FET）放大器的设计
发布时间：2007-06-23 浏览：18157次
本章学习目的与内容
这一章与在第
4章介绍的晶体管工作原理不同，本章叙述使用场效应晶体管（FET）放大器的基本思路。本章用的
FET不是IC和LSI中多用的MOS型FET，是以结型FET（JFET）作为对象。单独使用的MOS FET主要用于大功率开关电路，而不是本章中作为介绍对象的放大器。但是不管怎么说MOS FET还是IC、LSI用的基本器件。有关IC的基本知识本书未涉及。虽说
FET的工作原理不同，从设计放大器的立场考虑，到前章为止所述的偏置方法、工作点的选择方法等，在基本思路方面通用的部分较多。本章对关于用
JFET的放大器的基本结构、性能加以叙述，请弄清与前章讲述内容的不同点。5.1 FET
的特征场效应晶体管（
Field Effect Transistor,简称FET）是与前章讲的晶体管（为与FET区别称为双极性晶体管）工作原理不同的半导体元件。双极性晶体管是在两种电流载体动作基础上制造的利用基极电流控制集电极电流，电流控制型的放大元件。带有正电荷的空穴及负电荷的电子，具有放大功能的意义，故称为双极性。
FET
是在称为门极端子（相当于双极性晶体管的基极）上加电压来控制漏极电流（相当于双极性晶体管的集电极电流）的电压控制型的放大元件。FET
的特征是在低频带有极高的输出阻抗为1011～1012Ω（MOS FET更高）。流经门极端子的电流由于pn结的反偏为漏电流，该电流值非常小，FET按电压控制型元件分类，其原因就在于此。另外，
JFET比双极性晶体管噪音小，由于JFET、MOS FET的畸变都小，在音频用前置放大器、电容式话筒用放大电路等使用外，也可作为功率放大器使用。5.2 FET
的分类和结构FET
根据门极结构分为如上两大类。
其结构如图
5.1所示。各种结构的
FET均有门极、源极、漏极3个端子，将这些与双极性晶体管的各端子对应如表5.1所示。JFET
是由漏极与源极间形成电流通道(channel)的p型或n型半导体，与门极形成pn结的结构。另外，门极绝缘型
FET是通道部分(Semiconductor)上形成薄的氧化膜（Oxide），并且在其上形成门极用金属薄膜(Metal)的结构。从制造门极结构材质按其字头顺序称为MOS FET。根据
JFET、MOS FET的通道部分的半导体是p型或n型分别有p沟道元件，n沟道元件两种类型。图
5.1均为n沟道型结构图。MOS FET
是微机和存储器等的为造形LSI的基本元件，是目前使用最广的半导体元件。但是为了详细说明，需要叙述某种程度的集成电路基础，这已超过本书的范围。再有，非IC或LSI的单体MOS FET也有许多产品在相关数据手册中已有刊载。其中有许多用在VHF带以上的高频电路、斩波电路、开关电路等，在本书中以不加说明其用途而使用为前提。因此，本书中用为低频放大电路而开发的
JFET的使用方法及其基本结构、性能为目标进行如下说明。5.3 JFET
的主要特性和工作原理图
5.2表示JFET的概念图(a)及符号(b)。图
(b)门极的箭头指向p→n方向，分别表示内向为n沟道JFET，外向为p沟道JFET。5.2
表示n沟道JFET的特性例。以此图为基础看看JFET的电气特性的特点。首先，门极
-源极间电压以0V时考虑（VGS=0）。在此状态下漏极-源极间电压VDS从0V增加，漏电流ID几乎与VDS成比例增加，将此区域称为非饱和区。VDS
达到某值以上漏电流ID的变化变小，几乎达到一定值。此时的ID称为饱和漏电流（有时也称漏电流），用IDSS表示。与此IDSS对应的VDS称为夹断电压VP，此区域称为饱和区。其次在漏极
-源极间加一定的电压VDS（例如0.8V），VGS值从0开始向负方向增加，ID的值从IDSS开始慢慢地减少，对某VGS值ID=0。将此时的VGS称为门极-源极间遮断电压或者截止电压，用VGS(off)表示。N沟道JFET的情况则VGS(off)值带有负的符号，测量实际的JFET对应ID=0的VGS因为很困难，在放大器使用的小信号JFET时，将达到ID=0.1～?μA的VGS定义为VGS(off)的情况多些。关于
JFET为什么表示这样的特性，用图5.2(a)及图5.4作以下简单的说明。JFET
的工作原理用一句话说，就是“漏极-源极间流经沟道的ID，用以门极与沟道间的pn结形成的反偏的门极电压控制ID”。更正确地说，ID流经通路的宽度，即沟道载面积，这是由pn结反偏的变化，产生耗尽层扩展变化来控制的缘故。在
VGS=0的非饱和区域，图5.2(a)表示的过渡层的扩展因为不很大，根据漏极-源极间所加VDS的电场，源极区域的某些电子被漏极拉去，即从漏极向源极有电流ID流动。达到饱和区域如图
5.4(a)所示，从门极向漏极扩展的过渡层将沟道的一部分构成堵塞型，ID饱和。将这种状态称为夹断。这意味着过渡层将沟道的一部分阻挡，并不是电流被切断。在过渡层由于没有电子、空穴的自由移动，在理想状态几乎具有绝缘特性，通常电流也难流动。
但是此时漏极
-源极间的电场，实际上是两个过渡层接触漏极与门极下部附近，由于漂移电场拉去的高速电子通过过渡层。如图
5.4(b)所示的那样，即便再增加VDS，因漂移电场的强度几乎不变产生ID的饱和现象。其次，如图
5.4(c)所示，VGS向负的方向变化，让VGS= VGS(off)，此时过渡层大致成为覆盖全区域的状态。而且VDS的电场大部分加到过渡层上，将电子拉向漂移方向的电场，只有靠近源极的很短部分，这更使电流不能流通。5.4 JFET
的传输特性和输出特性从图
5.3所示的n沟道JFET的特性例来看，让VGS有很小的变化就可控制ID很大变化的情况是可以理解的。采用
JFET设计放大电路中，VGS与ID的关系即传输特性是最重要的，其次将就传输特性以怎样方式表示加以说明。这个传输特性包括
JFET本身的结构参数，例如沟道部分的杂质浓度和载体移动性，以致形状、尺寸等，作为很麻烦的解析结果可导出如下公式（公式的推导略去）
作为放大器的通常用法是
VGS、VGS(off)＜0(n沟道)，VGS、VGS(off)＞0（p沟道）。式（
5.1）用起来比较困难，多用近似的公式表示如上
将此式就
VGS改写则得下式
若说式（
5.2）是作为JFET的解析结果推导出来的，不如说与实际的JFET的特性或者式（5.1）很一致的作为实验公式来考虑好些。图
5.5表示式（5.1）、式（5.2）及实际的JFET的正规化传输特性，即以ID/IDSS为纵坐标，VGS/VGS（off）为横坐标的传输特性。N
沟道的JFET在VGS＜0的范围使用时，因VGS(off)＜0，VGS/ VGS(off)＞0，但在图5.5上考虑与实际的传输特性比较方便起见，将原点向左方向作为正方向。正如
3.1节的后半部及其它部分也多次讲的，求得理论严密而数学正确的设计，是立志半导体元件本身的设计人员的需要，但在设计半导体电路时，需要使用方便且尽可能简单的近似式或实验式。传输特性相当于双极性晶体管的
VBE-IE特性，但VBE-IE特性是与高频用、低频用、功率放大用等用途及品种无关几乎是同一的。与此相反，JFET时，例如即使同一品种IDSS、VGS(off)的数值有很大差异，传输特性按各产品也不同。5.5 JFET
的偏置方法在考虑
JFET的偏置方法之前，将JFET使用方面的注意事项加以说明。迄今为止的说明已经清楚，
JFET是用门极-沟道pn结间的反偏电压来控制流经沟道电流的元件。因此，在JFET的门极端子加有使此pn结正向偏置的电压，则有正向的电流（相当于二极管的正向电流）流通，有可能损坏元件。JFET
的数据表上作为最大额定的门极电流IC有规定，但此IC相当于上述的正向电流。最大额定电流虽说是瞬时也是不得超过的数值，在偏置电压上叠加交流信号是特别要注意。即便门极电流在最大额定的范围内使用，门极
-沟道间的面结即便有很小的正向偏置状态，则输入电阻下降，有时会失去JFET的高输入阻抗的特征。关于这个问题可用式(3.19)及式(3.28)来考虑。JFET
的门极-沟道间成为正向偏置时的输入阻抗为ri，正向电流为IG，则ri，IG相当于式(3.28)＇的re及IERi=0.026/IG
因此，例如为了
ri=100kΩ，IG成为2.6?0-7A。将此时的门极
-沟道间的正向电压取为VGC，则VGC相当于式(3.19)的VB＇E
VGC=+0.26V
的正向偏置时，作为输入阻抗能保持100kΩ。下面对门极沟道间以反偏使用为前提加以说明。
5.5.1 FET
放大器的偏置法的基础FET
放大器的偏置法的思路是第2章中叙述的晶体管放大器基本相同。看看图
5.6所示的单级放大电路的例子（以后叙述将此称为源极接地形电路）及其工作情况表示在图5.7上。图
5.6的漏极-源极间的电压VDS与漏电流ID间关系用下式表示VDS=VDD-IDRL
这里，用
VDD=12V，RL=2.2kΩ,VGG=-0.4V等画一负载线时，首先令ID=0，则VDS=VDD=12V，图5.7的A点则确定。然后用式（
5.3），令VDS=0则得下式
图
5.7上的B点可求出。连接A点与B点的直线为RL的负载线，见式(5.3)。FET
的偏置法就是在图5.7的直线AB上确定最佳的工作点Q，但是通常与双极性晶体管时一样，能得到输出最大振幅恰好选在直线AB的中间。其实，决定这种工作点的方法在第
7章叙述的设计功率放大器的最终级时是特别重要的。像前置放大器等信号电平很小时，为了控制设计条件，考虑大致标准就可以。即根据以图5.7的Q点为中心的漏电流的输入信号相应的变化，能在输出特性的饱和区域内，以此来决定Q点。5.5.2
固定偏置电路图
5.6上表示的偏置电路为固定偏置法。成为VGS=-0.4V的加电源电压VGG的形式。形成自源极向VGG电源的电流通路，但因电流值极小，因电阻RG产生的压降几乎为零，VGS=VGG。RG的值是输入信号源，例如由电容话筒要求的负载阻抗来决定。正如
5.4节叙述那样，FET的传输特性比双极性晶体管特性差异大。如图5.8所示的例子，虽然同一品种IDSS的如此程度的差异是很普通的。看一看相关晶体管的数据手册也规定IDSS的最小值5.0mA，最大值30mA，VGS(off)的最小值-0.3V，最大值-1.2V等。关于固定偏置法与特性差异的关系方面，考虑一下偏置为
VGS=-0.1V的情况，在图5.8的横轴VGS=-0.1V垂直-纵线与传输特性的交点即此情况的工作点。传输特性有A、B这样的差异时，对A特性的FET ID=6.3mA，B特性的FET ID=1.8mA，工作点偏移很大。配合FET B偏置决定后，即便变换成FET A为了保持ID一定，需将VGS从-0.1V改变为-0.43V。固定偏置法能自由的选择工作点。有电源电压的利用效率高等优点，
FET本身的特性差异也有对工作点的变动有直接影响的缺点，只在高频电路，进行自动增益调整等使用。5.5.3
自偏置电路自偏置电路如图
5.9所示，是将图5.8的VGG去掉，将RG的一端接地，源极与接地端子之间加入串联电阻RS的偏置电路。由于IDRS产生的压降FET的源极成为正电位，其结果相对的VGS值成为负值，IDRS作为等效的负偏压作用。图
5.9的电压与电流的关系可用下式表示VDD=VDS+IDRL+IDRS
在
RG上几乎无电流流通，门极电压为零VGS=-IDRS
由此式与式
(5.2)可决定工作点。图
5.10与图5.8相同，在2条传输特性曲线上与式（5.5）重叠的图形。RS=100Ω时为实线，RS=200Ω时为虚线，表示各自计算的结果。无论哪种情况，这些直线与传输特性的交点就是偏置点，与图5.8比较可知，由于FET的特性的差异引起的工作点的偏差变小。但是为使工作点的偏差更小则需加大RS。同时有ID的值也小的缺点。自偏置法有前述那样的缺点，但由于自偏置不需准备另外电源，电路结构也简单，如果允许作图
5.10那种程度的工作点的变动时，这是最普通的使用方法。5.5.4
分压偏置电路分压偏置电路是与图
2.11所示的双极性晶体管放大器的偏置电路有相同思路的一种自偏置电路。图
5.11所示FET分压偏置电路的电压、电流的关系式有如下形式
由上式得
将图
5.11的R1、R2、R3、VDD的各值代入式(5.6)
VGS=1.82-1.2ID[mA]
将此式绘图则得图
5.12 C所示的直线。从图
5.12可知由于用这种偏置法，可以大幅度缩小因元件的差异引起ID的变动（详细见练习题2）。因此，它是最常用的偏置电路。而且，图
5.11的输入电阻Ri为下式
用图
5.11所示的各电路常数进行计算Ri=455kΩ。ID为一定值，即式(5.6)的右边的第1项为一定值，作为Ri要得到更大的数值时，用式(5.8)则R1、R2都需加大。为避免这种情况，希望R1、R2均在较低的数值时，可用图5.13的电路。图
5.13是用R1、R2分压，通过电阻R3供给门极的偏置电路。R3不通电流，即R3的两端的电位差为零，所以关于VGS式(5.6)照样适用。另外，输入电阻的公式为
如果
R3选大的电阻值，则R1、R2为低值较好。例如
R3=1MΩ，R1=500kΩ，R2=50kΩ时，则Ri=1.045MΩ工作点与图5.12的情况完全相同。5.6
源极接地单级放大器5.6.1 JFET
的低频等效电路首先对决定
JFET放大器的放大率有重要作用的相互电导加以说明。相互电导
gm是作为对VGS变化的ID的变化，用下式定义的
将式
(5.2)用VGS微分，则得
(5.11)
当式中
VGS=0时的gm定义为gmo，由式（5.11）得gmo=
(5.12)
用此式改写式
(5.11)，则得gm=gmo
(5.13)
改写式
(5.2)
将上式代入式
(5.13)，则得gm=gm0
(5.14)
并且，根据有关数据手册可知，相互电导是用正方向传输导纳
代替使用，但其定义与式(5.13)完全相同。
Gm
的实际值在0.1～?0m范围时较多。在
gm定义式(5.10)中，将
用
、
用
分别替换，则得
(5.15)
此式是
JFET的等效电路的基础。图
5.6所示的电路是源极接地单级放大器，但其低频区的等效电路可用图5.14表示。JFET本身的输入阻抗因为很大，在图5.14中略去。图
5.14的rd是用下式定义的漏电阻
(5.16)
其倒数为输出电导或称输出导纳，
rd在ID-VDS特性曲线的饱和区是倾斜的，例如用图5.3说明，对VDS的变化ID的变化为0，即rd为无穷大。实际的元件rd值在10kΩ～数MΩ的范围内。用图
5.14求电压放大率Av，可得vo=id(rd
∥RL)=-gmvi
(5.17)
当
rd》RL成立时，因rd∥RL≈RL，则得近似式
(5.18)
5.6.2
自偏型源极接地放大器从图
5.9去掉旁路电容器绘其等效电路则为图5.15。计算此时的电压放大率。先着眼于图
5.15的输出端，则下列公式成立io+id=gmvgs
vo=-ioRL=-idrd+ioRS (5.19)
将此式整理消去
id则得下式
(5.20)
输入电压
vi与vgs之间有下列关系vi=vgs+ioRS
vgs=vi-ioRS (5.12)
将上式代入式
(5.20)
将上工整理得出列关系式
由式
(5.19)因vo=-ioRL，作为电压放大率的公式，则得Av如下
(5.22)
当
rd》?SUB>L+RS时，分母的第3项比其它2项可以略去，结果得如下的近似式
(5.23)
5.6.3
旁路电容器的影响在图
5.9、图5.11、图5.13等图中，将CS旁早稻电容器用虚线表示，但在用FET的放大电路中考虑选择多大值的电容好呢？为此可在式(5.23)基础上来选择。加上旁路电容器时，在式(5.23)中的RS可用RS与CS的并联阻抗代入，即用下式
(5.24)
由式
(5.24)得
(5.25)
因此
(5.26)
在式
(5.26)中代入
(5.27)
(5.28)
由式
(5.27)因
＜
,式(5.28)的
及
的关系用图表示则成为图5.16。
将低区截止频率为
，在
时，20log
因低于3dB，在
则为下式
(5.29)
让式
(5.28)与式(5.29)相等求此时的
。
(5.30)
但必须
＞
。＜时则式(5.29)不成立，此时电压增益降低达不到3dB，也不需要加入旁路电容器。
将式
(5.27)代入式(5.30)求给定时的CS则得下式
(5.31)
例如
fL=40Hz,计算图5.11时的CS。此时RS=1.2KΩ，用图5.12的
曲线，则IDSS=8mA，VGS=-0.4V，VGS(off)=-0.8V，由式(5.11)gm=10mS，将这些数千值代入式(5.13)则得CS=42.8μF。
为了更简单的求出
CS由图5.16只注意f2即可，由式(5.27)令
，求CS就可以
(5.32)
由式
(5.32)计算CS则得43.1μF。上一篇：晶体三极管放大电路的基础 2026-01-03
下一篇：功率放大电路 2026-01-03
